- ·上一篇知名企业资料：威盛Software Engineer的笔试题
- ·下一篇知名企业资料：威盛面题(LINUX)
Via笔试－mixed signal
作者：佚名 来源：不详 发布时间：2007-4-27 8:38:00
1.一个verilog的描述，要求你使用管子实现，并计算时序
2.写一个memory的仿真模型
3.给一个类似y(n)=a*y(n-1)+b*x(n)等等好多项的一个表达式，系统函数，画结构图
4.一个卖报纸的fsm,关键之关键你要知道nickel和dime杀意思，载了
5.gray码计数器地门实现
6.画一个ff
7.给一个时序电路加约束，满足setup,hold等要求，注意是两个时钟
8.接上面，结果后方真约束不满足，如何改？
9.3-8译码器地门实现
10.一个计数器的verilog实现，有点小要求
11.请写出你logic design中遇到的问题
12.请写出logic analyzer的5个特点
13.写好像是示波器的5个特征，那个单词不太认识
14.一个mos电路的小信号模型
15.计算一些mos电路的等效输出电阻，3个
16.设计一个fifo
17.写一下处理器的主要构成，及其作用
|
请在邮件中注明:信息来自Byszp.COM
[各地求职生活指南]
[进入查询知名企业资料]
  |
